I/O-Designer
Optimierung von FPGAs im PCB System Design
Der Einsatz von FPGA's ist über eine Breite Palette von Elektronikprodukten heute üblich. Flexibilität, Performance und schnelle Verfügbarkeit von FPGA-Devices haben diese auch als "liquid silicon" bezeichneten Baugruppen als ideale Wahl für enge Time-to-Market Fenster gemacht die zudem auch noch einen deutlichen Kostenvorteil gegenüber traditionellen ASIC-Bauteilen im Design versprechen. Unabhängig davon werden aber Leistung und Flexibilität mit steigender Komplexität bezahlt.
Die Komplexität von für das System Design genutzter FPGA's zeigt sich vor allem bei der Umsetzung des FPGA-Packages im PCB-Schaltplan. Obgleich es eine relativ einfache Herausforderung ist eine gültige FPGA Pinzuweisung zu definieren erfordern FPGA-Devices / -Packages spezielle Expertise. Die Herausforderung PCB-Symbol und Stromlaufplandefinitionen mit dem FPGA-Hersteller und den HDL Design- & Synthesedateien zu synchronisieren führt häufig dazu, das die Designteams die Entwicklung des FPGA-/PCB-Interface sehr frühzeitig im Designprozess einfrieren müssen. Dadurch geht der Vorteil der die Flexibilität des FPGA-Interface zur Optimierung des PCB-Designs hinsichtlich Routing, Performance, Ausfallsicherheit, Kosten der PCB-Fertigung, Fertigungsertrag und abschließend auch der Marge!
Um diese komplexen Themen zu adressieren und Designer mit automatisierten Funktionalitäten zur Synchronisation ihrer FPGA- und PCB Designprozesse sowie für die Optimierung auf Systemlevel auszustatten entwickelte Mentor Graphics den PADS I/O-Designer.
Wichtige Produktmerkmale:
- Eliminiert Respins auf Grund von Fehlern in der FPGA-/PCB-Synchronisation
- Reduziert die Design Cycle Time um etwa eine Woche pro 500 PGA-Pins auf dem PCB
- Folgt den Regeln aller wichtigen FPGA-Hersteller für "Korrekt durch Konstruktion" Zuweisungen
- Zeigt und Optimiert einzelne oder mehrfach FPGA´s im Kontext zur PADS Layout Datenbasis
- Reduziert Leiterbahnlängen und Laufzeitverzögerungen
Bietet eine bidirektionale Integration, das Datenmanagement und die Fähigkeit, gleichzeitig FPGA- und PCB-Entwurf durchzuführen- Fokussiert auf die Optimierung der Systemleistung, die Produktivität der Designer und die Reduktion der Herstellungskosten des Produkts
- Eliminiert die Barriere zwischen den FPGA- und PCB Design-Flows und den damit befassten Entwicklungsteams
- Verringert durch die Reduktion von Layern die Herstellungskosten des PCBs
- Ermöglicht die Einhaltung von High-Speed Constraints
- Reduziert den gesamten Produkt-Design-Zyklus indem ein serieller in einen simultanen Prozess gewandelt wird
- Verhindert PCB Design Re-Spins auf Grund schlecht aufbereiteter FPGA-Symbole auf dem Board
- Verringert die Kosten in Zusammenhang mit Erstellung und Pflege der FPGA-Symbole für den Schaltplan
